Делитель частоты.

Радио №2, 1987

Управляемый напряжением делитель частоты (см. рисунок) обеспечивает синхронность фронта выходных и тактовых импульсов. Используемое обычно в делителях частоты соединение инверсного выхода триггера DD1 с входом D через одновибратор в данном случае заменено устройством регулируемой задержки, состоящим из токового зеркала на транзисторах VT2, VT3 и конденсатора C1. Ток через транзистор VT3, задаваемый внешним управляющим напряжением Uупр < Eп-2, передаётся во вторую ветвь токового зеркала, заряжающую конденсатор C1. Таким образом, время его зарядки определяется напряжением Uупр.

В исходном состоянии на прямом выводе триггера DD1 напряжение соответствует единичному напряжению, поэтому конденсатор C1 разряжен через открытый ключ на транзисторе VT4, а питающий токовое зеркало транзистор VT1 закрыт. С приходом тактового импульса уровень напряжения на прямом выходе становится нулевым, а на инверсном - единичным. При этом начинается зарядка времязадающего конденсатора C1, которая продолжается до тех пор, пока на входе D триггера DD1 напряжение не достигнет единичного уровня, С приходом очередного тактового импульса триггер переходит в исходное состояние на один период тактового интервала, а с появлением следующего тактового импульса процесс повторяется.

Frequency divider circuit

Electronics and Wireless World, 1985. Vol 91, №1597

BACK MAIN PAGE

Рейтинг@Mail.ru